關鍵字:數(shù)據(jù)采集卡, 高速數(shù)據(jù)采集卡, 采集卡, 高速采集卡, USB數(shù)據(jù)采集卡, USB采集卡
1 引言
測控系統(tǒng)常常需要處理所采集到的各種數(shù)字量信號,。通常測控系統(tǒng)采用通用MCU完成系統(tǒng)任務。但當系統(tǒng)中采集信號量較多時,,僅依靠MCU則難以完成系統(tǒng)任務,。針對這一問題,提出一種基于FPGA技術的多路數(shù)字量采集模塊,。利用FPGA的I/O端口數(shù)多且可編程設置的特點,,配以VHDL編寫的FPGA內(nèi)部邏輯,實現(xiàn)采集多路數(shù)字量信號,。
2 模塊設計方案
2.1 功能要求
該數(shù)字量采集模塊主要功能是采集輸入的36路數(shù)字及脈沖信號,,并將編幀后的信號數(shù)據(jù)上傳給上位機,上位機經(jīng)解包處理后顯示信號相應的狀態(tài)進行判斷,。
根據(jù)設計要求,,所測量的36路數(shù)字信號中,有15路正脈沖信號,。它們均由一個同步脈沖信號觸發(fā),,因此需要測量這些正脈沖的寬度和相對于同步信號脈沖的延時。
要求采集步長不能大于10 ns,,即采集頻率高于100 MHz,。而其他數(shù)字信號需要顯示高低電平狀態(tài),其中一路信號是固定頻率信號,,需測量其頻率值,。上位機要求顯示所采集信號的狀態(tài)。
2.2 模塊原理框圖
FPGA內(nèi)部邏輯功能強大,,外圍電路設計基于簡單,、可靠的原則。該模塊由FIFO,、USB2.0單片機,、光電隔離器等部分組成。36路數(shù)字信號經(jīng)光電隔離器進入FPGA主控單元,,以供采集,;FPGA處理采集到的信號,轉(zhuǎn)換成數(shù)據(jù)進行編幀,然后寫入FIFO,。USB單片機提取FIFO中的數(shù)據(jù),,通過USB電纜傳送給上位機,上位機將傳送來的數(shù)據(jù)解幀,,然后顯示所有信號狀態(tài),。模塊通過電源接口向各個部分供電。其原理框圖如圖1所示,。
3 模塊電路設計
3.1 FPGA配置電路
FPGA是采用XILINX公司的Spantan-II系列XC2S100E,,該系列器件的內(nèi)核采用2.5 V供電,工作頻率高達200 MHz,;I/O端口供電電壓為3.3 V,,可承受5 V的輸入高電平。Spartan-II系列的FPGA具有豐富的I/O端口資源,。其I/O端口輸出緩沖器接收高達24 mA源出電流和48 mA灌入電流,。
由于FPGA基于RAM工藝技術,掉電后不能保存信息,,因此需要一個外置存儲器來保存信息,。采用一次可編程的PROM(高有效或低有效)XCF01SV020,其復位引腳的極性可編程設置,,供電電壓為3.3 V,。XCF01SVO20的DONE、INIT,、CCLK信號來自于FPGA XC2S100E,。系統(tǒng)上電后,首先FPGA初始化,,INIT,、DONE置低。INIT置低后復位PROM,,此時由于PROM的CE為低,,因此選