邏輯剖析儀是剖析待測設(shè)備(DUT)數(shù)字信號的常用東西,,這使其有必要正確地標(biāo)明一切總線與信號,,例如,,若是DUT有8位的數(shù)據(jù)總線,、8位的尋址總線,以及別的8位的操控信號,,若僅是將信號標(biāo)明為Sig1到Sig24,,則運用者將無法打聽這些軌道的內(nèi)容。
設(shè)定總線與信號時若是發(fā)作過錯將形成極高的本錢擔(dān)負(fù),。例如,,若是兩組操控信號交換,則運用者能夠會獲得過錯的定論,,以為其DUT不正常運作,,并測驗修復(fù)不存在的問題。
很簡略幻想若是運用者有必要手動指定哪個邏輯剖析儀頻道對應(yīng)每個信號的狀況下,,將很簡略犯錯,獨特是當(dāng)信號量極大時,。一起,,在邏輯剖析儀上設(shè)定50組以上的信號并非不常見,獨特有能夠要設(shè)定上千組信號,。因而,,設(shè)定邏輯剖析儀上的總線與信號是數(shù)字除錯的要害作業(yè)。走運的是,,現(xiàn)有的戰(zhàn)略從前可以大符簡化這個流程,,并下降過錯發(fā)作的時機(jī),。
起浮導(dǎo)線的「一次一個」法
起浮導(dǎo)線是邏輯剖析儀與DUT之間的傳統(tǒng)銜接辦法。每組導(dǎo)線會將DUT中的單一信號銜接到邏輯剖析儀中的單一頻道,。防止過錯的最佳辦法是指使兩名工程師,,一位從事起浮導(dǎo)線與單個信號間的實體接線作業(yè),另一位則擔(dān)任設(shè)定邏輯剖析儀GUI中的信號,。圖1為Agilent 16900A邏輯剖析儀中總線/信號設(shè)定卷標(biāo)的典范畫面,。榜首位工程師坐在附有原理圖的DUT前,如此他們才曉得每個信號的實踐方位,。每逢他們銜接一組導(dǎo)線時,,他們會報出邏輯剖析儀接線盒、頻道與信號稱號,。第二位工程師馬上將每個信號輸入GUI,,并報答邏輯剖析儀接盒、頻道與信號,,讓榜首位工程師進(jìn)行驗證,,并持續(xù)這個按次直到一切信號都設(shè)定結(jié)束停止。
一次輸入一組信號的進(jìn)程能夠有點冗雜,,但這是由于總線的每個位都有必要以正確的按次輸入(換句話說,,不可以俄然切換總線中的榜首與第二位)。邏輯剖析儀GUI供給位按次形式,,可讓整個輸入總線位的進(jìn)程變得較為簡略,。在這個個案中,當(dāng)運用者輸入每個總線位時,,位數(shù)便會添加,,如圖2所示。注重,,總線的該位數(shù)也會清楚地呈現(xiàn),。
運用起浮導(dǎo)線時,驗證設(shè)定能否正確是十分重要的作業(yè),。最簡略的辦法是發(fā)動DUT,,并調(diào)查總線/信號設(shè)定頁簽中的活動目標(biāo)。注重圖3的赤色雙箭頭,,這些表明信號在高與低之間挪動,。活動目標(biāo)是一種疾速辦法,,可判別電氣銜接的一切信號能否杰出(起浮導(dǎo)線滑落的狀況常常發(fā)作),。一起,活動指針可以清楚地指出頻道能否設(shè)定過錯,,由于未運用的頻道能夠會呈現(xiàn)活動,。
總線/信號設(shè)定頁簽中的另一種簡便測驗辦法是,,查看每個總線與信號的寬度,如圖1最左欄所示,。由于總線寬度為已知,,因而很簡略發(fā)現(xiàn)「差一個」的過錯,例如17位的總線,,而不是16位,。最終的驗證是敞開DUT履行邏輯剖析儀,并將其觸發(fā)器設(shè)為「當(dāng)即」,。然后,,驗證邏輯剖析儀上所顯現(xiàn)的每個信號形狀能否恰當(dāng)。
接頭
無法運用起浮導(dǎo)線勘探的零件已愈來愈常見,,也由于這個要素,,接頭成為更遍及的勘探辦法。所謂接頭,,是放置在DUT上的某個零件,,可以加快與邏輯剖析儀之間的聯(lián)機(jī),一起,,工程師可以將感興趣的信號配送到接頭的接腳,,而邏輯剖析儀探棒則直接刺進(jìn)接頭,當(dāng)前邏輯剖析儀接頭的典范為Mictors與Samtecs,。
邇來,,業(yè)者推出許多新式的「無接頭式」探棒,而這些「無接頭式」探棒可以填塞到DUT,,而非接頭,,并且它們比接頭具有更小的電氣影響??墒?,對準(zhǔn)評論的意圖,接頭與無接頭式探棒城市形成一樣的總線與信號設(shè)定問題,。
當(dāng)接頭與焊墊處置了起浮導(dǎo)線所無法供給的電氣信號存取之際,,一起也呈現(xiàn)一個間接性的問題。描繪DUT的工程師曉得該將哪些信號送到接頭的接腳,,由于他們會呈如今DEA東西(如Agilent EEsof的ADS2004A)所發(fā)生的原理圖,。可是,,邏輯剖析儀需求界說邏輯剖析儀頻道中的總線與信號,而不是接頭接腳中的信號,,而接頭接腳與邏輯剖析儀頻道間的對應(yīng)并不顯著,,圖4能細(xì)心地闡明此問題,。DUT上有個Mictor接頭,名為J1,,工程師將信號由DUT的另一個零件配送到接頭的接腳,,并讓邏輯剖析儀可以獲得這些信號(此典范中,假定圖4總線ADDR的位0會被送到接頭J1的第38支接腳),。
在圖5中,,Mictor探棒刺進(jìn)接頭J1。探棒刺進(jìn)2個邏輯剖析儀接盒:A1與A2,。A1刺進(jìn)「Odd」接盒接線,,A2刺進(jìn)「Even」接盒接線(「Odd」與「Even」是Agilent E5346AMictor探棒判別兩個接盒接線的辦法)。每個邏輯剖析儀接盒富含頻道0到15,,加上一個頻率頻道,。除了電源與接地接腳之外,此探棒每個接腳與邏輯剖析儀頻道間都有一個1對1的對應(yīng)聯(lián)系,。例如,,接頭J1(J1-5)的第38支接腳會銜接到接盒A1的頻道0,由于這個接盒被接入E5346A探棒的「Odd」接盒接線,。接頭接腳與邏輯剖析儀頻道間的完好對應(yīng)聯(lián)系,,則于邏輯剖析儀的探棒文件中闡明。
這圖4與圖5清楚地闡明如何將信號傳送到接頭接腳,,以及如何將接頭銜接至邏輯剖析儀,。可是,,總線與信號仍有必要透過總線/信號設(shè)定頁簽來界說,。這表明工程師仍有必要將接頭接腳轉(zhuǎn)為相對的邏輯剖析儀頻道。接頭接腳與邏輯剖析儀頻道間的完好對應(yīng)聯(lián)系于邏輯剖析儀的探棒文件中有闡明,,因而工程師有必要花工夫找到恰當(dāng)?shù)奈募?,并手動進(jìn)行接頭接腳與邏輯剖析儀頻道的變換。這個按次可以到處進(jìn)行,,由數(shù)分鐘到數(shù)天,,視頻道個數(shù)而定(一位工程師通知我,那從前花了他2個星期才完結(jié)此獨特雜亂體系的作業(yè)),。
不過若舉Agilent16900A為例,,其將接頭接腳與邏輯剖析儀頻道對應(yīng)聯(lián)系置入邏輯剖析儀GUI自身中,則可以簡化此問題,。工程師先指定下列從前備妥的信息:
?所用的探棒類型(這界說DUT的接頭類型)
?接頭原理圖運用的稱號(以差異不一樣的接頭)
?銜接到探棒的邏輯剖析儀接盒
供給這些信息后,,邏輯剖析儀才可以在總線/信號設(shè)定頁簽中顯現(xiàn)出每個邏輯剖析儀頻道的接頭接腳。這表明工程師不需求進(jìn)行手動變換,由于邏輯剖析儀答應(yīng)總線與信號標(biāo)準(zhǔn)可以選用工程師由原理圖中所直接讀到的信息,。這將大大地簡化整個按次,,并下降過錯時機(jī)。圖6表明界說E5346AMictor探棒的典范,,而圖7表明總線/信號設(shè)定頁簽中所顯現(xiàn)的接頭接腳,。為保證最佳能夠驗證,有個接腳對應(yīng)窗口會測驗著仿照原理圖,,圖8則為典范,,并注重,其與圖4的相似性,。
由ASCII
Netlist匯入總線與信號
當(dāng)總線/信號設(shè)定頁簽中的接頭接腳畫面簡化此流程的一起,,仍存在數(shù)個手動操作步調(diào),如輸入總線/信號稱號與挑選正確的接腳,。這會花一些工夫,,也能夠招致過錯。最棒的辦法是可以直接將由EDA東西所發(fā)生的ASCII Netlist匯入總線與信號的信息,。從聯(lián)機(jī)匯入數(shù)據(jù),,這個按次會變成全主動化,并且安全,。
ASCII Netlists富含接頭接腳的信號對應(yīng)(即便也有許多其它內(nèi)部聯(lián)機(jī)信息),。每個接頭接腳城市以檔案及格局「J1-38」來辨識,其間J1是接頭,,而38是接腳,。選定上述所引見的辦法來界說探棒,則能夠可以對準(zhǔn)這些信號,,辨識出對應(yīng)至外部接腳與邏輯剖析儀的信號,。因而,設(shè)定總線與信號就變成十分簡略,,只需界說邏輯剖析儀的探棒,,然后指定要匯入的聯(lián)機(jī)檔案即可。
以典范闡明,,思考ASCII聯(lián)機(jī)的下列數(shù)行:NET /ADDR(0) J1-38
這表明ADDR的位0對應(yīng)至接頭J1的接腳38,。假定運用者將J1界說為銜接至E5346A邏輯剖析儀探棒,而接盒A1接入Odd接線,,則信號會被銜接至接盒A1的頻道0,。
這個一樣的按次也可以適用于聯(lián)機(jī)中的一切信號,即便能夠有些信號沒有對應(yīng)到從前界說的接頭,,這些信號會被疏忽,,由于他們無法被送至外接接腳,。簡而言之,匯入ASCII聯(lián)時機(jī)將總線與信號的界說直接由EDA東西傳送到邏輯剖析儀,。
FPGA動態(tài)探棒
當(dāng)前所描繪的辦法都僅能處置可外部存取的勘探信號,,而FPGA動態(tài)探棒,如Agilent B4655A則能答應(yīng)運用者特測內(nèi)接至FPGA的信號,。這可以運用在FPGA中放置MUX來到達(dá),以便將各內(nèi)部信號傳送到除錯接腳,。透過JTAG與MUX交流,,B4655A答應(yīng)工程師挑選要將哪組內(nèi)部信號送到除錯接腳。一起會主動設(shè)定邏輯剖析儀中的總線與信號,。簡而言之,,B4655A讓邏輯剖析儀GUI得以疾速地(以秒計)在不一樣內(nèi)部信號之間切換。
探棒摘要
前述內(nèi)文中所提的設(shè)定總線與信號辦法都著重于以當(dāng)前的勘探辦法來設(shè)定總線與信號,,可是,,若是運用者有必要由邏輯剖析儀中拔除其DUT,以便讓另一個工程師運用,,他能夠會常常需求從頭將探棒以一樣的辦法從頭銜接,,如此貯存于其邏輯剖析儀檔案中的總線/信號設(shè)定才干持續(xù)運用。
所以邏輯剖析儀的探棒摘要功用是對準(zhǔn)簡化此按次而描繪的,,而探棒摘要的意圖是通知運用者,,如安在當(dāng)前的總線/信號設(shè)定根底下,銜接探棒,。例如,,在圖9中,探棒摘要通知運用者如何運用起浮導(dǎo)線(沒有銜接已界說探棒的總線或信號會被假定是透過起浮導(dǎo)線所銜接的)銜接總線與信號,??梢源蛴∵@個畫面,以便更簡便地從頭銜接起浮導(dǎo)線,。
這個探棒摘要一起也闡明了如何如圖10所示地,,從頭銜接探棒。在這個典范中,,E5346A探棒可以從頭銜接至稱為J1的接頭與銜接至Odd接盒接線的接盒A1,,及銜接至Even接盒接線的接盒A2。
邏輯剖析儀新勘探辦法大幅
簡化總線與信號的設(shè)定
當(dāng)邏輯剖析儀的新勘探辦法出爐時,,新的設(shè)定總線與信號戰(zhàn)略也會一起呈現(xiàn),。即便邏輯剖析儀長久以來都被以為很難設(shè)定,走運的是,,邏輯剖析儀的加強(qiáng)功用可以透過新的戰(zhàn)略(如顯現(xiàn)接頭接腳,、匯入ASCII Netlist,、FPGA動態(tài)勘探及探棒摘要)等,從前可以大幅簡化總線與信號的設(shè)定,。
總而言之,,這些加強(qiáng)功用讓設(shè)定總線與信號的作業(yè)變得簡略許多,這可減輕運用邏輯剖析儀辨識數(shù)字除錯問題的負(fù)荷,。